
MicroPatent® PatSearch FullText: Record 1 of 1

Search scope: USG USA EPA EPB WO JP; Full patent spec.

Years: 1971-2001

Text: Patent/Publication No.: JP11003990




Download This Patent

Family Lookup

Citation Indicators





Inventor(s): ;NAKAYAMA SO ;MUKAI MIKIO ;KONISHI MORIKAZU Application No. 09102868 JP09102868 JP, Filed 19970421,

Abstract: PROBLEM TO BE SOLVED: To prevent current leakages from increasing and an element characteristic from deteriorating due to the increase in gate electric field with thinning of a gate insulating film, and also when a high dielectric constant material is used for a gate insulating film.

SOLUTION: In the semiconductor device 1, a gate electrode 13 is formed on a semiconductor substrate 11 via the gate insulating film 12, and diffused layers 14 and 15 are formed on the semiconductor substrate 11 on both sides of the gate electrode 13. In such a case, the gate insulating film 12 is formed shorter in a gate length direction as compared to that in the gate electrode 13, and a space 21 is formed on the side of the gate insulating film 12 in the gate length direction and in a region which is sandwiched by the gate electrode 13 and the semiconductor substrate 11 and in which the diffused layers 14 and 15 are overlapped in terms of a planar view. A dielectric is embedded in the space 21.

Int'l Class: H01L02978; H01L027115 H01L0218247 H01L029788 H01L029792

Priority: JP 08 99702 19960422 JP 09 98561 19970416

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-3990

(43) 公開日 平成11年(1999) 1月6日


(51) Int.Cl. ⁶	識別記号	FΙ
H01L 29/78		H 0 1 L 29/78 3 0 1 G
27/11		27/10 434
21/82		29/78 3 7 1
29/78		
29/79	32	審査請求 未請求 請求項の数30 〇L (全 17 頁)
(21)出願番号	特願平9-102868	(71) 出願人 000002185
• • • • • • • • • • • • • • • • • • • •		ソニー株式会社
(22)出願日	平成9年(1997)4月21日	東京都品川区北品川6丁目7番35号
(22) [114,000		(72) 発明者 中山 創
(31)優先権主張番号 特願平8-99702		東京都品川区北品川6丁目7番35号 ソニ
(32)優先日	平 8 (1996) 4 月22日	一株式会社内
(33)優先権主張国		(72) 発明者 向井 幹雄
(31)優先権主張番		東京都品川区北品川6丁目7番35号 ソニ
(32)優先日	平 9 (1997) 4 月16日	一株式会社内
(33)優先権主張国		(72) 発明者 小西 守一
(33) 澳州西土城區	H-7 (1-1)	東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(74)代理人 弁理士 船橋 國則

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 ゲート絶縁膜の薄膜化にともない、またゲート絶縁膜に高誘電率材料を用いた場合に、ゲート電界の増大によって、電流リークが大きくなり、素子特性を劣化させていた。またゲート電界とトレイン電界とのナーバラップにより短チャネル効果が生じていた。

【解決手段】 半導体基板11上にゲート絶縁膜12を介してゲート電極13が形成され、かつゲート電極13の両側における半導体基板11に拡散層14、15が形成されている半導体装置1 であって、ゲート絶縁膜12はゲート電極13よりもゲート長方向に短く形成され、ゲート長方向におけるゲート絶縁膜12の側方かつゲート電極13と半導体基板11とに挟まれた領域で、かつ少なくともゲート電極13と拡散層14,15とが平面視的にオートラップする領域に、空間11が形成されているものである。また空間21に誘電体(図示省略)を埋め込んだものである。



本発明 n半導体装置に係める第1实施形態の提略構成图

【特許請求の範囲】

【請求項1】 半導体基板上にゲート絶縁膜を介してゲート電極が平成され、かつ前記ゲート電極の両側における該半導体基板に拡散層が形成されている半導す装置において。

前記ゲート絶縁膜は前記ゲート電極よりもゲート長方向 に短り形成され、

イート長方向における前記ゲート絶縁膜の側方がつ前記 ゲート電極と前記半導体基準とに挟まれた領域に空間が 形成されていることを特徴とする半導体装置。

【請求項2】 請求項1記載の半導体装置において、 前記空間は厚さ方向に前記ゲート絶縁膜の厚さよりも広 ご形成されていることを特徴とする半導体装置。

【請本項3】 請本項1記載の半導体装置において、 前記控制は少なくとも前記ゲート電極と前記拡散層とが 平面視的にオーバラップする領域に形成されていること を特徴とする半導体装置。

【請求項4】 請求項2記載の平導体装置において、 前記空間は少なくとも前記ゲート電極と前記拡散層とが 平面視的にオードラップする領域に形成されていること を特徴とする半導体装置。

【請求項5】 請求項3記載の半導体装置において、 前記ゲート電極はフローディングゲートであり、 前記フローディングゲートであるゲート電極上には絶縁 体膜を介してコントロールゲートが形成されていること を特徴とする半導体装置。

【請求項6】 請求項4記載の半導体装置において、 的記ゲート電極はフローディングゲートであり、 前記フローディングゲートであるゲート電極上には絶縁 体膜を介してコントロールゲートが形成されていること を特徴とする半導体装置。

【請求項7】 請求項1記載の生導体装置において、 前記空間上のゲート電極部分は前記ゲート絶縁膜上のゲート電極部分と分離空間または分離絶縁膜を介して分離 されていることを特徴とする半導体装置。

【請求項8】 請求項2記載の事導件装置において、 前記空間上のゲート電極部分は時記ゲート絶縁膜上のゲート電極部分と分離空間または分離地縁膜を介して分離 されていることを特徴とする主導体装置。

【請求項9】 請求項1記載の半導体装置において、 前記拡散層の前記ゲート電極側は低い濃度で形成されて いることを特徴とする半導体装置。

【請求項10】 請求項2記載の半導体装置において、 前記拡散層の前記ゲート電極側は低い濃度で形成されて いることを特徴とする半導体装置。

【請求項11】 請求項1記載の半導体装置において、 的記空間下の半導件基板に動記拡散層に接続するのもで 前記拡散層よりも低濃度の拡散層が形成されていること を特徴とする半導体装置。

【請求項12】 請求項2記載の半導体装置において

前記空間下の半導体基板に前記拡散層に接続するのもで 前記拡散層よりも低濃度の拡散層が形成されていること を特徴とする半導体装置。

【請求項13】 牛導体基板上にゲート絶縁膜を介して ゲート電極が形成され、かつ前記ゲート電極の両側にお いる該半導体基板に拡散層が形成されている半導体装置 において、

前記ゲート総縁膜は前記ゲート電極よりもゲート長方向 に短い形成され、

ゲート長方向における前記ゲート絶縁膜の側方かつ前記 ゲート電極と前記半導体基板とに挟まれた領域に、前記 ゲート絶縁膜の誘電率よりも低い誘電率を有する誘電体 が形成されていることを特徴とする半導体装置。

【請本項14】 請本項13記載の半導体装置におい 一

前記誘電体は厚さ方向に前記ゲート絶縁膜の厚さよりも 厚く形成されていることを特徴とする半導体装置。

【請求項15】 請求項13記載の半導体装置において、

前記誘電体は、生なくとも前記ゲート電極と前記拡散層 とが平面視的にオーバテップする領域に形成されている ことを特徴とする半導体装置。

【請求項16】 請求項14記載の半導体装置において

的記誘電体は、少なくとも前記ゲート電極と前記拡散層 とが平面視的にオーバテップする領域に形成されている ことを特徴とする半導体装置。

【請求項17】 請求項15記載の半導体装置におい -

前記ケート電極はフローティングゲートであり、 前記フローティングゲートであるケート電極上には絶縁 体膜を介してコントロールゲートが形成されていること を特徴とする半導体装置。

【請求項18】 請求項16記載の半導体装置におい て、

前記ケート電極はフローティングゲートであり、 前記コローティングケートであるケート電極上には絶縁 体膜を介してコントロールゲートが形成されていること を特徴とする生理性装置。

【請求項19】 請求項13記載の半導体装置において

前記誘電体上のゲート電極部分は前記ゲート絶縁膜上の ゲート電極部分と分離空間または分離絶縁膜を介して分離されていることを特徴とする半導体装置。

【請求項20】 請求項14記載の半導件装置におい で

前記誘電体上のゲート電極部分は可記ゲート絶縁膜上のゲート電極部分と分離空間または分離絶縁膜を介して分離されていることを特徴とする半導体装置。

【請!項21】 請!項13記載の半導体装置におい

-、、

前記拡散層の前記ゲート電極側は低い濃度で形成されていることを特徴とする半導体装置。

【請求項22】 請求項14記載の半導体装置において、

前記拡散層の前記ゲート電極側は低い濃度で形成されていることを特徴とする半導体装置。

【請求項23】 請求項13記載の半導体装置において、

前記誘電体下の半導体基板に前記拡散層に接続するのも で前記拡散層よりも低機度の拡散層が形成されているこ とを特徴とする半導体装置。

【請求項24】 請求項14記載の半導体装置において、

前記試電体下の半導体基板に前記拡散層に接続するのも で前記拡散層よりも低機度の拡散層が形成されているこ とを特徴とする半導体装置。

【請求項25】 半導体基板上にゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜上にゲート電極を形成する工程と、

前記が一ト電極の両側の前記半導体基板に拡散層を形成 する工程とを備えた半導体装置の製造方法において、

前記ゲート電極を形成した後に、前記ゲート絶縁膜を該ゲート電極よりもゲート長方向に短くなる状態に除去して、ゲート長方向における該ゲート絶縁膜の側方に該ゲート電極と前記半導体基板とに挟まれた領域で、かつ少なくとも数ゲート電極と前記拡散層とひ平面視的にオーバランプする領域に、空間を形成することを特徴とする半導体装置の製造方法。

【請求項26】 請求項25記載の半導体装置の製造方 注において、

前記ゲート電極を形成した後で前記空間を形成する前に、ゲート長方向における前記ゲート絶縁膜の端部を加熱して、該加熱した部分のゲート絶縁膜を厚くすることを特徴とする半導体装置の製造方法。

【請求項27】 請求項25記載の半導体装置の製造力 法において、

前記空間を形成した後、前記ゲート電極の表面を酸化した後、該酸化した部分を除去して、厚さ万回に削配アート絶縁膜の厚さよりも広い空間を形成することを特徴とする半導体装置で製造方法。

【請求項28】 半導体基板上にゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜上にゲート電極を形成する工程と、

前記ピート電極の両側の前記半導体基板に拡散層を形成 する工程とを備えた半導体装置の製造方法において、

前記ゲート電極を形成した後に、前記ゲート絶縁膜を該 ゲート電極よりもゲート長方向に短くなる状態に除去して、ゲート長方向における該ゲート絶縁膜の側方に該ゲ ート電極と前記半導体基板とに挟まれた領域で、かつ少 なくとも該ケート電極と前記拡散層とが平面規的にオー バラップする領域に、空間を形成した後、

前記空間に前記ゲート絶縁膜の誘電率よりも低い誘電率 を有する誘電体を埋め込むことを特徴とする半導体装置 の製造与出。

【請求項2.9】 請求項2.8記載の半導体装置の製造方法において、

前記ケート電極を形成した後で前記空間を形成する前に、ケート長方向における前記ゲート絶縁膜の端部をほぼ選択的に加熱して、該加熱した部分におけるゲート絶縁膜を厚くすることを特徴とする半導体装置の製造方法。

【請求項30】 請求項28記載の半導体装置の製造方法において、

前記空間を形成した後で前記誘電体を埋め込む前に、前記ケート電極の表面を酸化した後、該酸化した部分を除去して、厚さ方向に前記ゲート絶縁膜の厚さよりも広い空間を形成することを特徴とする牛導体装置の製造方法。

【轮門の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置および その製造方法に関する。

[0002]

【従来の技術】半導体装置の従来のゲート構造は、牛導 体基板上にゲート絶縁膜を形成し、さらにその上にゲー ト電極か形放されているものであり、上記ゲート電極の 下部側のゲート絶縁膜は単一種類の材料からなりかつゲ 一ト電極下部の全面にわたって形成されているものであ った。また従来のゲートの電界緩和構造としては、いわ ゆるLDD(Lightly DopedDrain)構造があった。す なわち、ゲート電極の両側における半導体基板に低農度 の拡散層、いわゆるLDD(Lightly Doped Drain)を 介してソース・ドレインが形成されている構造である。 このLDD構造は、ゲート電極をマスタにして下純物を トーピング (例えばイオン狂人) することにより、半導 体基板に低濃度の拡散層上なるLDDを形成した後、ゲ ート電極の両側にサイトでオールを形成する。ことせる トロナールは、何えば1mmに長さが100mm 程度に形成される。その後、サイドウォールとゲート電 極とをマスフにして、不純物をドービング(例えばイオ 1 注入)することにより、ゲート電極の両側における半。 導体基版に上記LDDを介してソース・ドレインを形成 することにより形成される。

[0003]

【範明が解決しようとする課題】半導体装置における素子で法の営事化の進展にともない、半導体装置の内部の電界は高しなる方向にある。高電界が半導体装置の特性に及ぼす悪い影響の一つとして、ゲート電界が引き起こす電売リーク(以下 GIDLという、GIDLはGate

- Induced Drain Leakageの略)が、IEDM, (1987)T.Y Chan, J. Chen, P. K. Koand C. Hu, p715 721 に報告されている。

【0004】図15に示すように、この電流サーフは、 半導体装置101におけるケート電極111と拡散層1 1.2 との平面視的にみたオーバラップ領域Aおよびゲー ト電極111と拡散層113との平面視的にみたすーバ テップ領域Bにおけるゲート絶縁膜114と半導体基板 115との界面近傍の半導体中において、ゲート電極1 11から発した電界が強くかかるためにキャリアがトン ネルリークするという機構によって生じる。この電流リ ークは、ゲート絶縁膜114か薄くなるにしたがって、 また、ゲート絶縁膜114の誘龍率が高くなるにしたが って、悪化する方向に大きくなることがわかっている。 【0005】この電流リークを抑制する方法として、こ の領域のゲート絶縁膜の厚さを局所的に厚くしてゲート 電界を小さくする構造が提案されている。この構造で は、該当領域周辺の絶縁膜が例えば、一ズビークによっ て厚くなるという課題があり、微細化の流れに従うと、 1. ずれはゲート構造の作製が困難になる。

【0006】また、半導体装置が電界効果トランシスタであって、ソース・ドレインにLDDを形成した構造では、LDDを形成するためにゲート電極の両側にサイドウォールを形成する必要がある。そのため、一部のホットキャリアがサイドウォール中に滞留することにより、素子が劣化するという問題が生じる。また、LDDの形成領域が必要になるため、素子の微細化が阻害される。【0007】

【課題を解決するための手段】本発明は、上記課題を解決するためになされた半導体装置およびその製造方法である。

【0008】 半導体装置は、半導体基板上にゲート絶縁 膜を介してゲート電極が形成され、かつこのゲート電極 の両側における半導体基板に拡散層が形成されている半導体装置であって、上記ゲート絶縁膜はゲート電極よりもケート長方向に短く形成され、ゲート長方向におけるゲート絶縁膜の側方にはケート電極と半導体基板とに挟まれて空間が少なくともゲート電極と拡散層上が中面視 印にオーハーッグする領域に形成されているものである。上記空間はゲート絶縁膜の厚さよりも厚さ方向に広 1. 形成されていることが好ましい。

【0009】または、ゲート絶縁膜はゲート電極よりもゲート長方向に短く形成され、ゲート長方向におけるゲート絶縁膜の側方でかつ上記ケート電極と半導体基板とに挟まれた領域で、かつまなくともゲート電極と拡散層とか平面視的にオートラーブする領域に、上記ケート絶縁膜で蒸電率よりも低い誘電率を有する誘電体が形成されているものである。上記誘電体はゲート絶縁膜の厚さよりも厚き方向に厚く形成されていることが好ましい。

【0010】上記半導体装置では、ゲート電極と半導体

基板とに挟まれ、かつゲート電極と拡散層とが平面視的にオーバラップする領域に、空間を設けたことから、またはケート絶縁膜の誘電率よりも低い誘電率を有する誘電体を設けたことがら、出記空間または上記誘電体を設けた領域では上記ゲート絶縁膜よりも誘電率が低くなる。したかって、空間または誘電体を設けた領域の電界に関する。また、空間をデート絶縁膜よりも厚さ方向に関する。また、空間をデート絶縁膜よりも厚さ方向に関いては誘電体をデート絶縁膜よりも厚さ方向に厚い氏成した構成では、空間または誘電体を設けたりに厚い氏成した構成では、空間または誘電体を設けたりに関域の電界強度はさらに低減されるのでトンネルリーフの発生は大幅に低減される。さらに、LDDを形成する必要がないため、素子の微細化が図れ、またそれにとしなってサイドウォールを形成する必要がないため、ナントキャンの滞留による素子の劣化も無くなる。

【0011】また、上記半導体装置において、空間上のゲート電極部分はゲート絶縁膜上のゲート電極部分と分離空間または分離絶縁膜を介して分離されていてもよい。また拡散層のゲート電極側は低い濃度で形成されていてもよい。または空間下の半導体基板に、拡散層に接続するのもで拡散層よりも低濃度の拡散層を形成してもよい。または上記空間を設ける代わりにゲート絶縁膜よりも誘電率が低い誘電体を設けてもよい。

【0012】上記ゲート電極が分離された半導体装置では、ゲート絶縁膜上のゲート電極の電圧にかかわらず空間(誘電体)上のゲート電極に任意の電圧を与えることが可能になる。それによって、大きな電界緩和効果が得られる。また低濃度の拡散層が形成された半導体装置では、空間(誘電体)の形成による電界緩和効果に加えて低濃度拡散層による電界緩和効果が得られる。すなわち、電界緩和効果がさらに大きくなる。

【0013】 生導体装置の製造方法は、半導体基板上に ゲート絶縁膜を形成する工程と、ゲート電極の両側の半導体基 板に拡散層を形成する工程とを備えていて、上記が一ト電極を形成した後に、ゲート絶縁膜をゲート電極よりり 電極を形成した後に、ゲート絶縁膜をゲート電極より におけるゲート記縁膜に向うにゲート電極と単導層と におけるゲート記縁膜に向うにゲート電極と単導層と にはおれた空間をジな、こちゲート電極と比較で である。またケート電極を形成した後で空間を形成するとい である。またケート電極を形成した後で空間を形成で である。またケート電極を形成した後で空間を形成して が一ト総縁膜の端部を加熱して、 ゲート総縁膜の端部を加熱して、 ゲート絶縁膜の端部を加熱して、 が一ト絶縁膜の端部を加熱して、 が一ト絶縁膜の端部を加熱して、 が一ト絶縁膜の端部を加熱して、 が一ト絶縁膜の端部を加熱して、 が一ト絶縁膜の端部を加熱して、 が一ト絶縁膜がまるとい。またの酸化部分 を除去することによりゲート絶縁膜よりの膜厚方向に い空間を形成してもよい。

【0014】または、上記空間を形成した後に、この空間にゲート絶縁膜の鉄電率よりも低い誘電率を有する誘電体を埋め込むといくり法である。

【0015】上記半導は装置の製造方法では「ゲート電

極を形式した後に、ゲート絶縁膜をゲート電極よりもゲ 一ト長方向に短りなる状態に呼去して、ゲート長方向に おけるゲート絶縁膜の側方にゲート電極と半導体基板と に挟まれた空間をゲート電極と拡散層とが平面視的にオ 一川ランプする領域に形成することから、またはその空 間にゲート絶縁膜に誘電率よりも低い誘電率を有する誘 電体を設けたことから、 と記空間または上記誘電体を設 けた領域では上記ゲート始縁膜よりも誘電率が低くな る。したづって、説問または誘電体を設けた領域工電界 強度は低減されるのでトンスルリークの発生は低減され る。また、ゲート絶縁膜の膜厚よりも広い空間を形成す る方法、ゲート絶縁膜の膜厚よりも厚い誘電体を形成す る方法では、空間または誘電体を設けた領域の電界強度 はさらに低減されるのでトンネルリーでの発生は大幅に 低減される。

[0016]

【発明の実施の形態】は発明の第1実施形態の一例を、 図1の概略構成図によって説明する。

【0017】図1に示すように、半導体基板11上には ゲート絶縁膜12か形成されている。このゲート絶縁膜 12上にはゲート長寸向にこのゲート絶縁膜12よりも 長いゲート電極13が形成されている。言い換えれば、 上記ゲート絶縁膜12は上記ゲート電極13よりもゲー ト長方向に短く形成されていることになる。そしてゲー ト長方向におけるゲート絶縁膜12の側方にはゲート電 極13と半導体基板11とに挟まれた空間21が形成さ れている。また上記ゲート電極13の原側における上記 半導体基板11には拡散層11と拡散層15とが形成さ れている。そして上記空間21は、少なくとも上記ゲー ト電極13と上記各拡散層14、15とか平面視的にオ バラップする領域に形成されている。さらに上記空間 21は、真空雰囲気もしくは下活性雰囲気になってい る。上記の如くに半導体装置1は構成されている。

 $Es = \{sox/ss\} \cdot [(Vgd - Vbend) / tcx] - \cdots (2)$

[0024]

【数3】

$$\vec{\epsilon} = \epsilon \quad \cdots \quad (3)$$

【0025】たたし、Vibendはケート電界に起因した半 導体バンド曲かりであり、この値が半導体基級11の禁 制帯幅Fg を超せた時点でトンネルリークが発生する。 そこでリーク電流の解析には、通常、Viberid与Eg 与 1.2Vを代入して上記(2)式を計算する。上記半導 体装置1では、ゲート電極13に対して各拡散層14。 15がオーバデープしている領域を空間21とすること によって比誘電中ものを低くしている。その結果、上記 (2) 武におけるよの「ももの項の値が小さくなり、表 面電界極度Es をりさりすることができる。

【0026】上記半導体装置1の構造を適宜設計するこ とによって、GIDLに起因したリーク電流を、他の要 因(例えば奏子分雕LOCOS周辺部のPN接合におけ

【0018】上記手導体装置1では、ゲート電極13と 半導体基板11とに挟まれ、かつゲート電極13と各拡 散罾14、15とが平面視的にオーバラーでする領域 に、空間21を設けたことから、上部空間21を設けた 領域では上記ゲート絶縁膜12よりも誘電率が低ーな る。したづって、その領域の電界強度は低減されるので トンネルリークの発生は低度される。さらに、低失のよ るにLDDを形成する心要がないため、素子の依細化が 図れ、またそれにともなってサイドウォールを形成する 必要がないため、ホットキャリアの滞留による場子の劣 化も無くなる。

【0019】ここで図2に示すGIDLの解析モデルの 説明図によって、GIDLの簡単な解析モデルを示す。 なお、下記に説明における各構成部品に付した符号は前 記憶1に示した符号に基づく。

【0020】GIDLに起因したドレインリーク電流1 d は、半導体基板11ピゲート絶縁膜12ピの界面にお ける表面電界強度Esを用いて、以下のように表され

[0021]

【数1】

 $Id = A \cdot Es \cdot exp \leftarrow B / Es \quad \cdots \quad (1)$

【0022】ただし、A、Bはそれそれ定数である。上 記(1)式は、表面電界強度Esが小さいほとドレイン リーク電流 La を小さく抑えられることを示している。 また、表面電界強度Esは、ゲート・ドレイン間電圧V gd、ゲート絶縁膜12四膜厚 t oxおよびゲート絶縁膜1 2の比誘電率 εοx、牛導体基板11の比誘電率 εs を用 いると以下のように表される。なお、比誘電率は通常 (3) 式左辺のように表すが、この明細書中では(3) 式右辺のようにとと表記する。

[0023]

【数2】

る生成再結合電流もしくは拡散電流)に起因したリーフ 電流以下に抑制する効果のモデルを以下に説明する。

【0027】定量的には、ケート絶縁膜13が酸化シリ コン膜($S_{
m T}(O_2$ 膜) て形成されている場合にはその比 誘電中はくは与すてある。マオニカンで、空間ですを開 えば空気に置き換えた場合にはその比誘電率はFoヾ=1 になる。したがって、上記(2)式に従うと、ものおよ びVpd~Vbendが一定の条件下で、表面電界強度Esを およそ1/4にする効果がある。これはゲート絶縁膜1 2の膜掌もみを4倍にしたの上局等の効果になる。

【0028】その結集、圓3のトレイン接合=一ヶ電流 Id :自然対数で示すにとドレイン電圧Vd との関係図 の実践でデオように、ドレイン電圧Valを高くしてもド レイン接合リーク電流「土はほぼ一定に保たれる」な お、国において、破機は北東の半導体装置の場合の電流 - 電圧の関係を示し、実際は前記図1によって説明した

半導体装置1の構造における電池一電圧の関係を示している。またゲート電圧は0 V とした。

【0029】次に、この構造の短チャスル効果抑制に関して説明する。短チャネル効果は、ソース。例えば拡散層14:もし、はドレイン・例えば拡散層15 から延びる電界がゲート絶縁膜1227下部のゲート電界が強っかかっている領域まで強。延びている場合に、その電界が重視した領域においてゲート電極13万制側によって意図した以上の電界がかかることによる効果であり、しきい値電圧の低下などが問題になる。

【0030】年導体装置1の構造においては、ゲート電界が強くかかる領域(ゲート絶縁膜12の直下の中導体基板11の上層の領域)がプース・ドレイン(拡散層14、15)から適宜離れているため、先に問題とした電界重複領域が小さしなっている。そのため、矩千セネル効果が低減されることになる。

【0031】また空間21を設けたことは、その部分でのゲート絶縁膜12の膜厚が厚くなたのとほぼ同等の効果を奏する。これがソース・ドレイン(またはLDD)となる拡散層14、15の近億での電界が緩和されたのと同様の効果となり、チャネル長が短くなった構成において、短チャネル効果によるロールーゴア効果が緩和されるので、スレッシュホールト電圧の低下を抑制することができる。このことは、チャネル長が短いトランスタまでスレッシュホールド電圧が変動無く使えることになり、さらなる微細化を行うのに有利となる。さらにゲート絶縁膜12の端部の誘電率が低しなるので、上記説明したように電界が緩和され、ホットキャドアに対する信頼性が高まる。

【0032】このような場合には、図4に示すように、 拡散層14、15を形成するイナン注入を、ゲート電極 13を陰にしたいわゆる斜めイナンほ入を行うことによって、拡散層14(ソース拡散層)からゲート電界が強 くかかる領域16(2点鎖線で示す部分)まての距離を 小さくすることが可能である。たたし、この場合は、同 時に形成される各トランシスタのソースがゲートに対し て同一方向に設計されている必要がある。

【0033】次に上記半導体装置1の構成を不揮発性半 導体記憶装置に応用した構成例を図るによって説明す 五。二の図るでは一時記図1によって説明した構成部品 上間様のものには同一符号を付して示す。

【0034】図5に示すように、半導体装置2は、前記 図1によって説明したかと同様に、半導体基板11上に はゲート絶縁膜12か形成され、さらにフローティング ゲート31(図1のゲート電板13に相当)が形成され ている。そして上記ゲート絶縁膜12はと記つローディングケート31よりもゲート長方向に短く形成されてい て、ゲート長方向におけるゲート絶縁膜12カ側方には フローディングゲート31と半導体基板11とに挟まれ た空間21が形成されている。また上記フローティング ゲート31の阿側における上記半導体基板11には拡散 署14と拡散署15とが円成されている。そして上記空 間21は、少ないとも上記フローティンクケート31と 上記各拡散層14、15とが平面視的にオーバラップする領域に形成されている。さらに上記空間21は、真空 雰囲気もし、は不活性雰囲気になっている。さらに本半 導体装置2には、上記フローティングケート31上に絶 縁体膜32が形成され、さらにコントロールゲート33 が形成されている。上記の如うに半導体装置2は構成されている。

【0035】上記半導体装置立ても、空間立1を設けたことによって、前記説明した半導体装置1と同様に、電流リークの低減、短チャネル効果の低減という作用が得られる。

【0036】次に本発明の半導体装置に与わる第2実施 形態の一例を、図6の概略構成図によって説明する。こ の図6では、前記図1によって説明した構成部品と同様 のものには同一符号を付して示す。

【0037】図6に示すように、半導体基板11上には ゲート絶縁膜12が形成されている。このゲート絶縁膜 12上にはゲート長方向にこのゲート絶縁膜12よりも 長いゲート電極13が形成されている。言い換えれば、 上記ゲート絶縁膜12は上記ゲート電極13よりもゲー ト長方向に短く形成されていることになる。そしてゲー ト長方向におけるケート絶縁膜12の側方にはゲート電 極13と半導体基板11とに挟まれた空間21が平成さ れている。この上記空間21は、例えばゲート長方向に 50 n m程度の長さて形成され、真空雰囲気もしくは不 活性雰囲気になっている。また上記ケート電極13万両 側における上記半導体基板11には拡散層14と拡散層 15とが形成されている。各拡散層14、15は上記を ート電極13と平面視的にオードラップしない状態に形 成されている。上記の如くに半導体装置3は構成されて いる。なお、上記空間21のゲート長方向の長さは上記 値に限定されることなり、適宜選択される。

【0038】上記半導体装置3では、前記半導体装置1と同様に、ケート電極13と半導体基板11とに拼まれた領域に空間21を設けたことから、下記空間21を設けた領域では上記ケート絶縁順1とよりも誘電率が低くなる。したがって、その領域の電界強度は低減されるのでトンネルリークの発生は低減される。しかも各拡散層14,13は上記ゲート電極13と工面視的にオーバラップしない状態に形成されていることから、さらに前記斗導体装置1よりも大きな電界緩和到果が得られる。また、後来のようにLDDを形成する必要がないため、また、後来のようにLDDを形成する必要がないため、また、後来のようにLDDを形成する必要がないため、また、後来のようにLDDを形成する必要がないためなってサイドウォースを形成する必要がないため、オットキャリアの滞留による素子の劣化も無くなる。

【0039】次にお発明の半導体装置に任わる第3実施 形態の一例を 図7カ概略構成別によって説明する。こ の図ででは、前記図1および図6によって説明した構成 部品と同様のものには同一符号を付して示す。

【0040】回りに示すように、半導体装置4は、前記 図 6 によって説明した半導体装置 3 において、空間 2 1 上にゲート電極部分13(13g)はゲート維縁膜12 上のゲート電極部分13(13c)とう離空間25を介 して分離されている。その結果、上記ゲート電極部分1 3 (13) 8 はアフティブ領域上では浮いた状態になっ ているか、アウチ・ブ領域の側周を囲むフィールド領域 (図示省略) て支持することにより、上記構成が可能に なる。上記分離空間25は、例えばゲート長方向の長さ が20nm~30nm程度に形成され、真空雰囲気また は不活性なガス雰囲気になっている。または分離空間2 5の代わりに分離絶縁膜(図示者略)が形成されていて もよい。この分離絶縁膜は、ゲート絶縁膜よりも誘電率 が低い材料で形成されることが好ましい。また、上記説 明した以外の他の構成部品である、半導体基板11、ゲ ート絶縁膜12、拡散層14、拡散層15等は前記半導 体装置3と同様の構成である。上記の如くに半導体装置 4は構成されている。なお、上記空間21のゲート長方 向の長さは上記値に限定されることなく、適宜選択され 5.

【0041】一方、図1によって説明したのと同様に、上記半導体装置4が、拡散層14.15と上記ゲート電極13とが平面視的にオーバランプする状態に形成されている構成では、上記空間21は、まなくとも上記ゲート電極13と上記各拡散層14,15とが平面視的にオーバランプする領域に形成されていることが好ました。

【0042】上記半導体装置4では、前記半導体装置3と同様の作用が得られるとともに、上記ゲート電極13がゲート総縁膜12上のゲート電極部分13cと空間21上のゲート電極部分13cの電圧にかかわらず空間21上のゲート電極部分13cの電圧にかかわらず空間21上のゲート電極部分13sに任意の電圧を与えることが可能になる。そのため、前記半導体装置3よりも電界緩和効果が大きくなる。

【0043】次に未発明の半導体装置に係わる第3実施 形態の一個を「FISの概略構成圏によって説明する。こ の図8では、前記図1および図6によって説明した構成 部品上同様のものには同一符号を付して無す。

【0044】図8に示すように、半導体装置5は、前記図6によって説明した半導体装置3において、拡散層14のゲート電極13側が低い濃度の拡散層、すなわちLDD「Lightly Toped Drain)16て形成されていて、また拡散層15のゲート電極13側へ同様に低い濃度の拡散層であるLDD17で形成されているものである。したかって、上記拡散層14はLDD16とそれよりも高い濃度の「一ス・ドレイン18とからなり、上記拡散層15はLDD17とそれよりも高い濃度のソース・ドレイン19とからなる。また、上記説明した以外の他の

構成部品である。他の構成部品の半導体基板11、ゲート総縁膜12、ゲート電極13、空間21等は前記半導 供装置3と同様の構成である。この空間21は、例えば サー・長方向に50mm程度の長さで形成され、真空雰 囲気または不乏性なガス雰囲気になっている。上記の如くに半導体装置5は構成されている。なお、上記空間2 1のケート長方向の長さは上記値に限定されることなり、適宜選択される。

【9045】上記中導体装置5では、前記半導体装置3 と間様の作用が得られるとともに、低濃度の拡散層とな 5LDD16、17が形成されていることから、空間2 1万形成による電界緩和効果に加えてLDD16、17 による電界緩和効果が得られる。すなわち、前記半導体 装置3よりも電界緩和効果がさらに大きくなる。

【0046】次に本発明工半導体装置に任わる第4実施 形態の一例を、図9の概略構成区によって説明する。こ の図9では、前記図1および図8によって説明した構成 部品と間様のものには同一符号を付して示す。

【0047】図9に示すように、牛導体装置6は、前記 図1によって説明した半導体装置1において、空間21 下の半導体基板11に拡散層14に接続するのもでこの 拡散層14よりも低濃度の拡散層であるLDD16が形 成されていて、かつ一方の空間21下の半導体基板11 に拡散層15に接続するのもでこの拡散層15よりも低 農度の拡散層であるLDD17が形成されているもので ある。したがって、上記拡散層14はLDD16とそれ よりも高い濃度のプース・ドレイン18とからなり、上 記拡散層15はLDD17とそれよりも高い濃度のソー ス・ドレイン19とからなる。また、上記説明した以外 の他の構成部品である、半導体基板11、ゲート絶縁膜 12 ゲート電極13、空間21等は前記半導体装置1 と同様の構成である。この空間21は、例えばゲート長 方向に50mm程度の長さで形成され、真空雰囲気また は下活性なガス雰囲気になっている。上記の如くに半導 体装置6は構成されている。なお、上記空間21のゲー ト長方向の長さは上記値に限定されることなく、適宜健 択される。

【0018】上記半導件装置らでは、前記半導体装置1 と同様の作用が得られるとともに、低機度の比散層となる1DD16、17が形成されていることから、空間2 1の形成による電界緩和効果に加えてLDD16、17 による電界緩和効果が得られる。すなわち、前記半導体 装置1よりも電界緩和効果がさらに大き(なる。

【0049】次に本発明の半導体装置に任わる第6実施 形態の一例を、図10の概略構成圏によって説明する。 この図10では、前記回1によって説明した構成部品と 同様のものには同一符号を付して示す。

【0050】[2]10に示すように、牛導体装置では、前 記[2]1によって説明した半導体装置1の空間21が膜摩 方向に空一形成されているものである。すなわち、半導 仕基板11上にはゲート総縁膜12が形成され、このゲート絶縁膜12上にはゲート優方向にこのエート絶縁膜12よりも長いゲート電極13が形成されている。そしてケート優方向におけるケート絶縁膜12に働方にはゲート電極13と半導体基板11とに挟まれた空間23が形成されている。この空間23は、ケート絶縁膜12で厚さよりも広り平成されている。また上記ゲート電極13の両側における上記を開23は、ケコとも上記がされている。そして上記空間23は、ケコとも上記が一十電極13と上記各批散層14,15とが平面視的にオーバラップする領域に形成されている。さらに上記空間23は、真空雰囲気もしりは不活性雰囲気になっている。上記の如りに半導体装置7は構成されている。

【0051】 上記半導体装置ででは、前記図1によって 説明した半導体装置1の空間21よりもゲート絶縁膜の 膜厚方向に広い空間23が形成されていることにより、 前記半導体装置1よりもさらに上記空間23を設けた領域の電界が緩和される。特にドレイン近傍の電界が緩和される。特にドレイン近傍の電界が緩和される。また前記図5によって説明した半導体装置2においても、空間21の代わりに、前記図10によって説明したように、ゲート絶縁膜12の厚さ方向に広り形成した空間23を形成することが望ましい。このような空は、さらに電流リーツの低減、短チャネル効果の低減という作用が得られる。

【0052】図示はしないが、前記図6~9で説明した 生導体装置3~6において、空間21の代わりに上記半 導体装置7のような空間23を形成することも可能であ る。このような各構成であっても上記半導体装置7と同 様に、空間21を設けたものよりもさらに大きな電界緩 和効果が得られる。

【0053】次に本発明の半導体装置に伴わる第7実施 形態の一例を、図11の概略構成図によって説明する。 この図11では、前記図1によって説明した構成部品と 同様のものには同一符号を付して示す。

【0054】図11に示すように、半導体装置8は、筋記図1によって説明した半導体装置1の空間21にケート絶縁膜12の誘電率よりも低い誘電率を有する誘電体22が設けられているものである。すなわち、半導体基板11上にはゲート絶縁膜12が形成され、このゲート絶縁膜12が形成されている。そしてデート長方向におけるゲート絶縁膜12の側方にはケート電板13と半導体基板11とに挟まれた空間21が形成されている。また上記ゲート電極13の側側における上記半導体基板11には拡散層14と拡散層15とが形成されている。そして上記誘電体22は、よなことも上記ゲート電極13と上記条体を15とが形成されている。そして上記誘電体22は、よなことも上記ゲート電極13と上記条体を15とが平面視的によーバ

ラップする領域に形成されている。

【0055】例えば、前記ケート絶縁膜12を窒化ンリコン(Si₃N₄) [比誘電車 $_{1}$ Si₂N₄与6~8]、酸化タンタル(Ta₂O₅ [比誘電車 $_{1}$ Ta₂O₅] た誘電車 $_{2}$ Ta₂O₅ 与20~25] のような誘電率が高い材料で形成した場合には、上記誘電体22には例えば酸化ンリコン(SiO₂)、比誘電車 $_{1}$ Costal によりな誘電率が低い材料を用いる。また、上記誘電体22には、ファ化抗素 $_{2}$ CF)膜(比誘電車 $_{3}$ CF)膜(比誘電車 $_{4}$ SiOF与3、2~3、7)、ボリバラキンリレン(比誘電車 $_{4}$ SiOF)がのいわける低誘電率膜を用いることも可能である。【0056】上記単道体装置 $_{2}$ CF)を確称13と

【0056】上記半導体装置8では、ゲート電極13と 半導体基板11とに挟まれ、かつゲート電極13と各拡 散層14、15とが平面視的にオーバラップする領域 に、ゲート絶縁膜12の誘電率よりも低い誘電率を有す る誘電体22を設けたことから、上記誘電体22を設け た領域では上記ゲート絶縁膜12よりも誘電率が低くな る。したがって、その領域の電界強度は低減されるので トンネルリードの発生は低減される。

【0057】また誘電体22を設けたことは、その部分でのゲート絶縁膜12の膜厚が厚くなったのとほぼ同等の効果を奏する。これがソース・ドレイン(またはLDD)となる拡散層14、15の近傍での電界が緩和されたのと同様の効果となり、チャネル長が短くなった構成において、短チャネル効果によるロールーオフ効果が緩和されるので、スレッシュホールド電圧の低が短いトランシスタまでスレッシュホールド電圧が変動無く使える。これがようになり、さらなる微細化を行うのに有利となるので、上になり、さらなる微細化を行うのに有利となるので、上記続明したように電界が緩和され、ホットキャリアに対する信頼性が高まる。

【0058】次に上記半導作装置8の構成を下揮発性半導体記憶装置に応用した構成例を図12によって説明する。この図12では、前記図10によって説明した構成部品と同様のものには同一符号を付して示す。

【0059】図12に示すように、主導体装置 9 は、前に回11によっ、説明したいと同様に、主導体 潜板 11上にはゲート絶縁膜 12が形成され、さらにフローティングゲート 31 (図10のケート電極 13に相当)が形成されている。そして上記ゲート絶縁膜 12は上記フローティングゲート 31よりもゲート長 5 向に短い形成されていて、ゲート長 5 向におけるゲート絶縁膜 12の側 5にはフローティングゲート 31と 半導体 潜板 11とに 挟まれた領域に、ゲート絶縁膜 12い誘電率よりも低い 誘電 4を 5 する 5 また 上記 フローティングゲート 31 に 両側における上記 半導体 基板 11には批散 層 14と 比 世層 15 とが 形成されている。そして上記誘電体 22は、夕なりとも上記 フローテ

ンングゲート19と上記各批散層14、15とが平面視的にオーバラップする領域に形成されている。さらに本半導化装置9では、上記フローティングゲート31上に絶縁化膜32が形成され、さらにコントロールゲート331形成されている。上記の如(に半導作装置9は構成されている。

【0060】上記半導体装置9でも「誘電体100を設けたことによって、前記説明した半導体装置4と阿様に、 電流ドードが低減され短手ヤネル対果の低減される。

【0061】次に本発明の半導体装置に任わる第8実施 形態の一例を、図13の概略構成図によって説明する。 この図13では、前記区10によって説明した構成部品 と同様のものには同一符号を付して示す。

【0062】図13に示すように、半導体装置10は、 前記図10によって説明した半導件装置7の空間28に ゲート絶縁膜12の誘電本よりも低い誘電率を有する誘 電体24か設けられているものである。すなわち、牛導 体基板11上にはゲート絶縁膜10つ形成され、このゲ ート絶縁膜12上にはゲート長方向にこのゲート絶縁膜 12よりも長いゲート電概13が形次されている。そし てゲート長寸向におけるゲート絶縁膜12の側方にはゲ 一ト電極13と半導体基板11とに挟まれた空間23か **形成されている。この空間23は、ゲート絶縁膜12の** 厚さ方向にこのゲート絶縁膜12の厚さよりも広く形成 されている。さらにこの空間23には上記誘電体24だ。 設けられている。また上記ゲート電極13の両側におけ る上記半導体基板11には拡散層14と拡散層15とか 形成されている。そして上記誘電体2.4は、となりとも 上記ゲート電極13と上記各拡散層14,15とが平面 視的にオーバラップする領域に形成されている。上記の 如くに牛導体装置10は構成されている。

【0.0.6.3】例えば、前記ゲート絶縁膜 1.2.5 室化シリコン $(S.i_3N_4)$ (比誘電楽 ϵSi_3N_4 $= 6 \sim 8$)、酸化タンタル($T.a_2O_5$)(比誘電率 ϵTa_2O_5 $= 2.0 \sim 2.5$)のような誘電率が高い材料で形成した場合には、上記誘電体 2.1 には例えば酸化シリコン($S.i.O_2$)、、比誘電率 $\epsilon \exp 4$)のような誘電率が低い材料を用いる。

【0064】上記半導体装置10では、ケー・竜棚13 と半導体基板11とに構まれ、かつゲート電極13と各 拡散層14,15とが平面規的にサーバラッグする領域 に、ゲート絶縁膜12の誘電率よりも低い誘電率を有す る誘電体24を設けたことから、上記誘電体24を設け た額域では上記ゲート無縁膜12よりも誘電率が低いな る。しかも、上記誘電体24は、ゲート絶縁膜12の膜 厚方向の厚さよりも厚・形成されていることから、上記 誘電体24を設けた領域の電界は、町紀網11によって 説明した半導体表置3よりも低減されるのでトンネルリ 一次の発生は大幅に低減される。

【0065】また前記図12によって説明した半導体装

置りにおいても、前記図13によって説明したように、 ゲート絶縁膜12に厚さ方向に広。形成した空間23を 形成し、その空間23に誘電体24を設けることが望ま しい。このような空間23を形成するとともに誘電体2 4を設けることにより、半導体装置をにおいては、さら に電流リークの低減、短チャネル効果の低減という作用 が得られる。

【0066】四部にしないか、前記316~319によって 説明した各半導体装置3~6において、空間21にゲー を経験12よりも誘電本が低い誘電体を形成すること も可能である。このように誘電体を形成した場合も、前 記半導体装置3~6と同様の作用が得られる。また、前 記316~329によって説明した各半導体装置3~6において、空間21の代わりに上記半導体装置1のような空間23にゲート絶縁膜12より も誘電本が低い誘電体を形成することも可能である。このように誘電体を形成した場合も、前記半導体装置3~6と同様で作用が得られる。

【0067】次に本発明の製造方法に係わる第1実施形 能の一個を、図11の製造工程図によって説明する。

【0.0.6.8】図1.4.0(1)に示すように、半導体基板 1.1上にゲート絶縁膜1.2を形成する。このゲート絶縁 膜1.2を酸化シリコンで形成する場合には、例えば熱酸 化法によって半導体基板1.1の表面を酸化させて形成する。また上記ゲート絶縁膜1.2を例えば窒化シリコン (S.1.3.N.4)で形成する場合には、例えば化学的気相

(Si₃N₄) で#:成する場合には、例ではビチリス(H 成長 : お下CVDという、CVDはChemical Vapour De positionの略)法によって、半導体基板11上に変化シ リコンを堆積させて形成する。

【0069】その後、主記ゲート絶縁膜10上にゲート電極を形成するための導電膜51を形成する。この導電膜51は、例えば下純物がドーピンプされた多結晶シリコンからなり、例えばCVD法によって形成される。不純物は、CVD時に導入してもより、または多結晶シリコン膜を形成した後、イナンほスによって導入してもよい。

【0070】その後、図14の(2)に示すように、上記導電膜51と上記が一下絶縁膜1こを人ターニングに、、上記導電膜51とで一下電挺13を形成し、そので 部にゲート絶縁膜12を残す。このとき、ゲート絶縁膜12を残す。このとき、ゲート絶縁度12の露出している部分を除去してもる。そしてゲート絶縁膜12で露出している部分を除去してもよしており、上記がターニ、グラウまとしては、上記導電膜51とにレンストを塗むしてレジスト標を形成したで、サンプレジストマック52を形成する。そのレジストマック52を形成する。そのレジストマックラクを形成する。そのレジストマックスでに用いたエッチングによって、上記導電膜51でゲート電極13を形成し、その下部にゲート絶縁膜12を残す。その後、上記シストマスク52を一例えばアッシングおよび洗浄によって呼去

主さ.

【0071】次いで国14の(3)に示すように、ウエットエッチングによって、上記ケート電優第12を選択的にエッチング(いわゆるサイトエッチング)する。このエッチングでは、ゲート総縁膜12をゲート電極13よりもゲート経る膜12の間側方にゲート電極13と半導体基板11とに挟まれた空間21を、ゲート電極13と後に形成される拡散層とか平面視的にオーバラップする領域に形成する。

【0072】その後図14の(4)に示すように、上記ケート電極13をマスクにしたイオンほ人法によって、半導体基板11中に下純物をドーピングして、ゲート電極13の両側の半導体基板11に拡散層14と拡散層15とを形成する。その後、上記拡散層14、15の活性化アニーリンプを行う。なお、上記拡散層14、15をLDD(Lightly Doped Drain:とする場合には、上記ゲート電極13の側壁にサイドウォール維縁膜(図示省略)を形成した後、上記ゲート電極13の両側における平導体基板11に上記拡散層14、15を介して高濃度の拡散層(図示省略)を形成すればよい。

【0073】上記製造方法の第1実施形態では、ゲート電極13を形成した後に、ゲート絶縁膜12をゲート電極13よりもゲート長方向に短くなる状態に除去して、ゲート及方向におけるゲート絶縁膜12の側方にゲート電極13と半導体基板11とに挟まれた空間21を、少なくともゲート電極13と拡散層14、15とが平面視的にオーニランプする領域に形成することから、上記空間21を設けた領域では上記ゲート絶縁膜12よりも誘電本が低くなる。したがって、その領域の電界強度は低減されるのでトンネルサークの発生が低減された半導体装置を形成することが可能になる。

【0074】上記製造方法の第1実施形態において、前記空間21をゲート絶縁膜12の厚き方向に広く形成する製造方法を、図15の製造工程図によって説明する。図15では、前記図14によって説明した構成部品と同様のものには同一符号を付して示す。

【0075】前部図14の(1)~(2)によって説明したのと同様にして、図15の(1)に示すように、単 選体基地11上にゲート絶縁膜12を形成し、さらにゲート電極を形成するための尊竜膜51を形成する。次いてリップラフィック技術とエッチンで技術とを用いて上記尊電膜51と上記ケート絶縁膜12をバターニングして、上記導電膜51でゲート電板13を形成し、その下部にゲート絶縁膜12を残す。このとき、ゲート絶縁膜12の隣出している上層部もエッチンでされる。そしてゲート地縁膜12小露出している部分を除去してもよい

【① 0 7 6】その後、上記レジストマノブ 5 2 を、例えばアッシングおよび洗浄によって除出する。次いで図 1

5 年(2)にデすように、ケート長方向におけるデート 絶縁膜12 年間出上のゲート電極13に倒えば酸等雰囲 気中、または、酸素が混在する雰囲気中で熱線15階射 して加熱し、この加熱した部分にケート絶縁膜125層 イ形成する。上記熱線1には、例えば酸化1月コン膜に 吸収されやすい皮長のレーサモ、例えばエキシマレーザ 光を用いる。

【0.0.7.7】その後、前記図 1.4.0.0(3.1.0.0(4.0.0.0)ででは明したのと句様にして、図 1.5.0.0(3.0.0.0)ででは、ウエットエッチングによって、出記ゲート絶縁膜 1.2.5を選択的にエッチングでは、ゲート絶縁膜 1.2.55のエッチングでは、ゲート絶縁膜 1.2.55の上がでは、ゲート絶縁膜 1.2.55のにおけるゲート最極 1.3.55のにおけるゲート絶縁膜 1.2.05の間におけるゲート電極 1.3.55と半導体基板 1.1.55に挟まれた空間 1.55のにサート電極 1.3.55のに形成される拡散層とが平面視的にサーハラップする領域に形成する。

【0078】その後上記ゲート電極13をマスケにしたイナンは入法によって、半導体基板11中に不純物をドーピンプして、ゲート電極13の両側の半導体基板11に拡散署14と拡散層15とを形成する。続いて、上記拡散層14、15をLDD(Lightly Deped Drain)とする場合には、上記ゲート電極13の側壁にサイドウォール絶縁膜(図示省略)を形成した後、上記ゲート電極13の両側における半導体基板11に上記拡散層14、15を全して高濃度の拡散層(図示省略)を形成すればよい。

【0079】または、図示はしないが、上記熱線を照射する前に、窒素(N_c) 雰囲気中で上記ゲート電極 1.3の表面に窒化膜を形成して不活性化する。そして、ゲート長方向のゲート絶縁膜 1.2の端部上のゲート電極 1.3に熱線を照射して加熱し、その部分にゲート絶縁膜 1.2を厚く形成してもよい。

【0080】次に前記図15によって説明したのと同様の空間を形成する別の製造方法を、図16の製造工程図によって説明する。図16では、前記図14によって説明した構成部品と同様のもどには同一符号を行って示す。

【0081】前記図14の(1) ~ (3) によって説明したのと同様にして、図15の(1) に示すように、半薄体基板11上にケート絶縁膜12を介してゲート電極13所成する。さらに、ゲート長方向におけるゲート絶縁膜12の両側方にケート電極13と半導体基板11とに挟まれた空間21を、ゲート電極13と後に形成される拡散層とが平面視的にオークテップする領域に形成する。

【0082】その後回167(2)に示すように、酸化 法によって、上記ケート電標13の表面を薄「酸化して 酸化膜71を形成する。このとき、半導体基度11の表 面も酸化(図示省略)される。通常、ポリンサコンは半 導体基板11を構成する単結晶ンサコンよりも酸化され やすいたで、半導体基板11上の酸化膜よりもポリンサ コンからなるゲート電極12の表面に形成される酸化膜 71の方が厚く形成される。次いでエッチンでによっ て、選択的に上記酸化膜71を貯去する。その結果、ゲート絶縁膜12のゲート長方向側端部で上記半導体型型 11とゲート電極13との間に、上記ゲート地縁膜12 の膜算さよりも厚き方向に広い空間23が形成される。 【0083】その後前記別14の(4)によって説明し たのと同様にして、ケート電極13の両側の半導体板 11に拡散層14と拡散層15とを形成する、続いて、

【0083】その後前記図14の(4)によって説明したのと同様にして、ケート電極13の両側の半導体基板11に拡散層14と拡散層15とを形成する。続いて、上記拡散層14、15の活性化アニーリングを行う。なお、上記拡散層14、15をLDD Elightly Doped Drain)とする場合には、上記ゲート電極13の側壁にサイドウォール絶縁膜(図示省略)を形成した後、上記ゲート電極13の両側における半導体基板11に上記拡散層14、15を介して高濃度の拡散層(図示省略)を形成すればよい。

【0084】上記図15および図16によって説明した 第1実施形態の別の各製造方法では、空間23をケート 絶縁膜12よりも厚さ方向に広く形成することから、空間23を設けた領域の電界強度はさらに低減されるので、トンネルリークの発生は大幅に低減される。

【0085】次に本発明の製造方法に係わる第2実施形 態の一例を、図17の製造工程図によって説明する。

【0086】前記図14の(1)〜 (3)によって説明した製造方法によって、図17の(1)にデすように、 半導体基板11上にゲート絶縁膜12を介してゲート電 極13を形成し、かつゲート長方向のゲート絶縁膜12 の側方にゲート電極13と半導体基板11とに挟まれた 空間21を形成する。さらにゲート電極13の両側にお ける半導体基板11に拡散層14、15を形成する。

【0087】その後、図17の(2)に示すように、上記空間21に誘電体22を埋め込む。上記誘電体22は、例えばCVD法によって形成される。そのため、半導体基板11上およびデ

一十電極13の表面にも誘電体22は形成されることになる。そこで空間21にのみ上記誘電体22を形成するのであれば、図17の(3)に示すように、異方件エッチングによって、ゲート電極13の陰になる部分を除く、中導体基板11上およびケート電極13の上面と側面とに形成されている上記誘電体22~2点鎖線で示す部分)をエッチングして空間21に誘電体22を残せばよい。その後、前記図14の(4)によって説明したのと同様にして、生導体基板11に拡散層14,15を形成する。

【0088】上記製造方法の第2実施刑態では、空間2 1にゲート絶縁膜12の誘電中よりも低い誘電率を有する誘電体22を設けたことがも、この誘電は22を設け た領域では上記ゲート絶縁膜12よりも誘電率が低りなる。したかって、上記第1実施料態で説明した製造方法と同様に、その領域で電界強度は低減されるかでトレネルリークの発生は低減される。

【0089】また、上記第1、第2実施形態で説明した 製造方法によれば、佐来のゲート絶縁膜端を厚く肝成す を製造で法よりも簡単な製造方法によって電流リートの 低域と起チェネル対果が低減が可能になる。さらに電ボ リーツの低減と短チェネル対果が抑制との両方を、 ト絶縁膜のサイドエッチングによって同時に達成できた ので、それぞれに対策を行う製造方法、例えば電流リー との低減のためにゲート長方向のゲート絶縁膜端部を 上げいを形成するような製造方法よりも工程数の削減が 可能になる。

【0.090】また、上記図1.5、図1.6によって説明した製造方法によって、控間2.3を形成した後、前記図1.7の(2)~(3)によって説明した方法によって空間2.3の誘電体を埋め込むことも可能である。

【0091】このように、ゲート絶縁膜12の膜厚よりもその膜厚方向に広い空間23を形成した後、その空間23に誘電体を設ける製造方法では、誘電体を設けた領域の電界強度はさらに低減されるのでトンネルリークの発生は大幅に低減される。

【0092】次に上記製造方法の第1実施形態および第2実施形態において、不揮発性牛導体記憶装置の製造方法に応用する場合の一例を、図18によって説明する。 図18では、前記図14と同様の構成部品には同一の符号を付す。

【0093】図18の(1)に示すように、上記導電膜 51をフローティンクガートを形成するための導電膜と して、半導体基板11上に形成されたゲート絶縁膜12 上に形成する。次いて、上記導電膜51上に絶縁体膜6 1を形成し、さらにコントロールゲートを形成するため の導電膜62を形成する。

【0094】次いて図18の(2)に示すように、通常のバターニンプ方法(例えばレンスト途布、ヘーキンフ、マスク露と、現像等の処理)によって、コントロールケートを形成するための導電膜の1、上記フローティングゲートを形成するための導電膜51をパターニングして、コントロールケート33、絶縁体膜32、フローディングゲート31を形成する。

【0095】そして附記図14カ / 3) て説明したのと 同様にして、図18の (3) に手すように、ケート長方 向における上記ゲート絶縁膜12の側部をエッチンプし て除去し、導電膜51からなる π ローティングゲート3 1と生導体基板11との間に空間21を形成する。さら に上記空間21に誘電体を埋め込む場合には、上記図1 7の / 3) によって説明したのと同様にして、誘電体 (図所省略)を形成すればよい。 【0096】上記説明したように、ゲード機機膜12の膜厚よりも広い空間23を形成する製造方法、またはその空間23に誘電体を形成する製造方法を、図18によって説明した不揮発性半導体記憶装置に製造方法に適用することも可能である。

【0097】上記説明では、いわけるとうのの半導体基 板11にトランシスタを形成した構成において、空間を 設けたもの、およご誘電体を設けたものを説明したが、 本発明で構成。すなわち空間を設ける構成または誘電体 を設ける構成は、例えばSOI (Silicon on Insulato 1) 基板のシリコン層に形成したトランシスタに適用す ることも、TFT (Thin Film Transister) に適用す ることも可能である。また、いわばるタフルケート構造 のトランジスタや、ダフルフローティングゲート構造を 有するトランシスタにも適用することが可能である。そ の場合には、上部ゲートのゲート絶縁膜に対して、およ。 び下部ゲートのゲート絶縁膜に対してのいずれに対して も適用することが可能である。なお、本発明の説明は、 シリコン牛導体の場合を例にとって構造およびその製造 方法を示してあるが、シリコン半導体の場合に限定され るものではない。すなわち、ガリウムヒ素(GaAs) 等の化合物半導体系等に対しても同様に適用される。

[0098]

【発明の効果】以上、説明したように本発明の半導体装置によれば、ゲート電極下部におけるゲート長方向のゲート絶縁膜の側部に空間を形成したので、その空間が形成された領域ではゲート絶縁膜よりも誘電率が低くなる。したがって、その領域の電界強度は低減されるのでトンネルリークの発生を低減することができる。またゲート絶縁膜よりも順域の電界強度はさらに低減されるのでトンネルリークの発生は大幅に低減できる。た空間がゲート電極と拡散層とが平面視的にサーバラップする領域に形成されている場合には電界重複領域が小さくなる。そのため、短チャネル効果を低減することができる。

【10099】またゲート電極下部におけるゲート長方向のゲート絶縁膜の側部にケート絶縁膜の誘電率よりも低い誘電率を有する誘電体を設けた本発明の半導体装置によれば、誘電体が形成された領域ではゲート絶縁膜よりも誘電率が低くなる。したがつて、その領域の電界を促進されるのでトンマリークの発生を低減する方向電性ができる。また誘電体をゲート絶縁膜よりも順立の電界傾度はさらに低減されるのでトンネルリークの発生は関連に低減できる。また比誘電体材料がゲート電極と拡散層とが平面視的にサーバデップする領域に形成されている場合には電界電視領域が引き、なる。そのため、短手

セスル効果を低減することができる。

【0100】また、ゲート電極と半導体基板との間に設けた空間上のゲート電極部分をゲート絶縁順上のケート電極部分と分離空間または分離絶縁膜を介して分離した構成の半導体装置によれば、ゲート電極と半導体基板との間に設けた空間(誘電体)によって、その領域の電器・カックの発生の低減が図れる。それにとって、大きの領域の電器・クの発生の低減が図れる。それにとうに短チャネ・効果を低減することができる。さらにゲート絶縁膜上のゲート電極に任意の電圧を与えることが可能になる。そのため、電界緩和効果を含らに大きくできるので、素子性能の向上が図れる。

【0101】また拡散層のゲート電極側が低い農度の拡散層で形成されている半導体装置によれば、ゲート電極と半導体装板との間に設けた空間(誘電体)による電界緩和効果に加えて低農度拡散層による電界緩和効果が含わる。すなわち、電界緩和効果がさらに大きくなる。また、ゲート電極と半導体基板との間に設けた空間(誘電体)下が半導体基版に、拡散層に接続するのもで拡散層よりも低農度の拡散層を形成した半導体装置であっても、上記间様なる効果が得られる。

【0102】本発明の半導体装置の製造方法によれば、 ゲート絶縁膜をゲート電極よりもゲート長方向に短くな る状態に除去して、ゲート長方向におけるゲート絶縁膜 の側方にゲート電極と半導体基板とに挟まれた空間を形 放するので、その空間が形成された領域ではゲート絶縁 膜よりも誘電率が低くなる。したがって、その領域の電 界強度は低減されるので、この製造方法によって製造さ れた半導体装置はトレネルリータが低減されたものにな る。またゲート絶縁膜の膜厚よりも広い空間を形成する 方法によれば、空間を設けた領域の電界強度はさらに低 減されるのでトンネルリークの発生は大幅に低減でき る。さらに空間はゲート電極と拡散層とが平面視的にす 一パラップする領域に形成されることになるので、ゲー ト絶縁膜と拡散層とが離されて作られる場合には電界重 復領域を小さくすることが可能になる。そのため、この 製造方法によって製造される半導体装置は粒サイネル功 果が低減されたものになる。

【0103】上記空間にゲート絶縁膜の誘電率よりも低い誘電率を有する誘電体を埋め込むという本発明の製造方法によれば、誘電体を設けた領域では上記ゲート絶縁膜よりも誘電率が低さなる。したがって、その領域の電界・企業は低減されるので、この製造方法によって製造された生産は最適はトンネルリークが低減されたものに製造とかまによって、誘電体を手成さる。またゲート絶縁膜の膜厚よりも厚い誘電体を手成する方法によれば、誘電体を設けた領域の電界強度は共立らに低減されるアでトンスルリークの発生は火幅に低減さらに低減されるアでトンスルリークの発生は火幅に低減さる方法によるのでする領域に形成されることになるの


で、ゲート絶縁膜と拡散層とが離されて作られる場合に は電界重複領域を引さくすることが可能になる。そのため、この製造市法によって製造される半導体装置は短チャネル効果が低減されたものになる。

【図面の簡単な説明】

【図1】本発明の半導体装置に係わる第1実施形態の概略構成図である。

- 【図2】GIDLの解析モデルの説明図である。
- 【図3】ドレイン電流とドレイン電圧との関係図である。
- 【図4】第1実施刑態に係わる半導体装置の変形例の説明図である。
- 【図5】第1実施刑態に係わる半導体装置の一応用例の 概略構成図である。
- 【図6】 4発明の半導体装置に伝わる第2実施形態の概略構成図である。
- 【図7】本発明の半導体装置に係わる第3実施形態の概略構成図である。
- 【図8】本発明の半導体装置に任わる第4実施形態の概略構成図である。
- 【図9】本発明の半導体装置に係わる第3実施形態の概略構成図である。
- 【図10】本発明の半導体装置に係わる第6実施形態の

【図1】



本老明 0半集体表置に係める第1実施形態の提聘構成图

概略構成図である。


- 【図11】太発明に半導体装置に伝わる第7実施制態の 概略構成図である。
- 【図12】第7実矩形態に係わる半導体装置の一応用例の概略構成別である。
- 【図13】本発明に半導体装置に任わる第8実施刑態の 版略構成図である。
- 【図14】本第明の製造方法に係わる第1実施形態の製造工程図である。
- 【図15】製造立法に係わる第1実施型態の別の製造工程図である。
- 【図16】製造ち店に係わる第1実施形態の別の製造工 程図である。
- 【図17】 本発明の製造方法に係わる第2実施形態の製造工程図である。
- 【図18】下揮発性半導体記憶装置の製造方法への一応 用例の説明図である。

【図19】課題の説明図である。

【符号の説明】


- 1 半導体装置 1.1 半導体基板 1.2 ゲート 絶縁膜
- 13 ゲート電極 14,15 拡散層 21 空間

[32]




GIDLの解析モデルの説明図

[34]




第1実施形態に係ある牛導体装置の変形側の説明图




ドレイン電流とドレイン電圧との関係。**図**


第1実施形態に係わる主導体被置の一応用例の概略模成図

本発明の半導体及置に係める第3実施形態の経路機成図




本発明の半導体装置に係める第2実施形態の概略構成図






本発明の半導体装置に係める第5実施形態の統略模成 図

本発明の子事体表置に係わる第7実施形態の概略構成図








[3]13]

第7実施形態に帰わる芋婆体委置の一応用例の概略構成図


本彩明の半導体表置に係約第8案施形態の概略構成图







製造方法に係める第1実施形態の別の製造工程図



本発明の製造方法に係める第1実施形態の製造工程図

